Analyse de testabilité schématique:

La conception de cartes et systèmes électroniques doit intégrer au plus tôt la problématique du test industriel en ligne de production.
Cette approche n'est pas toujours évidente pour les concepteurs, qui, il est vrai, ont d'autres problèmes à traiter.
Pourtant, la prise en compte au plus tôt des contraintes de testabilité a un énorme avantage:
Elle s'applique là ou cela coute le moins cher, c'est à dire au niveau du schéma électrique (et au niveau du routage), avant que les outillages spécifiques de fabrication des circuits imprimés ne soient lancés en fabrication.
Bien sur, il y aura besoin d'un peu de temps engineering, mais ce n'est rien par rapport au coût d'un redesign.
Certains reprochent à cette solution d'introduire un délai supplémentaire dans le process de conception, nous pourrons vous montrer que LDEC a des solutions pour masquer ce délai presque complètement, grâce entre autre à notre parfaite maitrise du logiciel TESTWAY et notre longue expérience du test industriel.

Contenu de la prestation:

Vérification des règles standard de conception : entrées non connectées, net orphelin, circuit non alimenté, etc. Prise en compte des règles standard de l'industrie pour le test ICT (IN-SITU), le chainage des composants boundary scan, test des nand tree, etc. Définition d'une stratégie de test optimale, fonction du type de carte, des contraintes client, du type de production (prototype/pré-série ou série) et des volumes de production prévus. Couverture de test exprimée en fonction de la ou des stratégies de test étudiées. A ce niveau de l'analyse (schématique) , il est supposé que les accès physiques (points de test) seront disponibles.

Données d'entrées:

Livrables:

LDEC - 106 Chemin des moulins - 33170 Gradignan.
RCS 509 815 098 Bordeaux . EURL au capital de 5000€
Copyright 2024 LDEC tous droits réservés -- Dernières mise à jour : 09/2024